We verify the validity of asynchronous to synchronous interface and mixed-clock FIFO interface by using Altera Quartus.

• 中文摘要这篇论文中我们设计了一个非同步到同步电路的介面和两个混合时脉的FIFO用于即时性的同步电路应用。