This thesis verifies and implements a specific digital calibration algorithm using a 12-bit, 40MS/s pipelined ADC.

• 本课题采用12位、40MS/s流水线结构的ADC验证并实现了一种数字校准算法，该算法将流水线ADC的级间闭环运放（仅关键的一个）用简单的开环运放代替，然后在后台根据后台信号的统计规律对开环运放带来的误差进行数字校准。