Jun Yang, Xuehai Zhou, Xi Li, Zhigang Wang, A Low Power ASIP Architecture with Loop Buffer, ICYCS 05, 2005

• 罗赛，周学海，支持组合设计的一种可重构计算系统任务模型，中国科学技术大学学报，2007