A mechanism for ensuring that a bus master does not extend the access latency of other masters beyond a specified value.

• 确保总线主控设备不把对其他主控设备访问等待时间扩展到指定值以上的机制。